Table Logic of Gates |
|||||||||||
AND | ![]() |
NAND | |||||||||
A | B | OUT | A | B | OUT | ||||||
0 | 0 | 0 | 0 | 0 | 1 | ||||||
0 | 1 | 0 | 0 | 1 | 1 | ||||||
1 | 0 | 0 | 1 | 0 | 1 | ||||||
1 | 1 | 1 | 1 | 1 | 0 | ||||||
OR | ![]() |
NOR | |||||||||
A | B | OUT | A | B | OUT | ||||||
0 | 0 | 0 | 0 | 0 | 1 | ||||||
0 | 1 | 1 | 0 | 1 | 0 | ||||||
1 | 0 | 1 | 1 | 0 | 0 | ||||||
1 | 1 | 1 | 1 | 1 | 0 | ||||||
INVERTER | ![]() |
NOT INVERTER | |||||||||
IN | OUT | IN | OUT | ||||||||
1 | 0 | 0 | 0 | ||||||||
0 | 1 | 1 | 1 | ||||||||
Sam Electronic Circuits 10/01 |
|||||||||||